DATA PROCESSOR

Patent number:

JP5088887

Publication date:

1993-04-09

Inventor:

TAKEBE KELII; HISAMA YURIKO

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G06F7/00; G06F9/315

- european:

Application number: JP19910252370 19910930 Priority number(s): JP19910252370 19910930

View INPADOC patent family

Abstract of JP5088887

PURPOSE: To provide the data processor for processing the operation of moving continuous data only for the digits of arbitrary bits at high speed concerning the data processor equipped with the instruction of executing the digit move in an arbitrary direction especially for the unit of arbitrary bits. CONSTITUTION: This device is constituted by providing a first data storing means 1, second data storing means 3, instruction register 5, control means 7 and calculating means 9. In the case of decoding a prescribed instruction, the control means 7 moves the linked data for the digits of (k) bits in the designated direction with the low-order (k) bits in the first data storing means 1 as a high-order group and all the bits in the second data storing means 3 as a low-order group according to the bit number (k) and the direction designated by instruction word information, the high-order (k) bits as the result are stored in the low-order (k) bits of the first data storing means 1, and the remaining low-order bits as the result are stored in the second data storing means 3.

Rof. 1

(19) 日本国特許 (JP) (12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平5-88887

(43)公開日 平成5年(1993)4月9日

| (51) Int.Cl.5 | | 識別記号 | 庁内整理番号 | FI | | | 技術表示箇所 |
|---------------|---------------|-------|--------------------|--------|------|-----|--------|
| GO6F | 9/315 7/00 | 102 H | 8323-5B 9189-5B | . G06F | 9/30 | 340 |) |

審査請求 未請求 請求項の数2(全 10 頁)


| (21)出顯番号 | 特顯平3-252370 | (71)出顧人 000003078 | |
|----------|-----------------|-------------------|----------------|
| • | · | 株式会社東芝 | |
| (22)出顧日 | 平成3年(1991)9月30日 | 神奈川県川崎市幸区堀川町7 | 2番地 |
| | • | (72)発明者 建部 啓二 | |
| | | 神奈川県川崎市幸区堀川町5 | 80番1号 株 |
| • | | 式会社東芝半海体システム社 | 支術センター内 |
| • | | (72)発明者 久間 由利子 | |
| | | 神奈川県川崎市幸区堀川町5 | 80番1号 祩 |
| | | 式会社東芝半導体システム技 | 技術センター内 |
| | | (74)代理人 弁理士 三好 秀和 | |

(54) 【発明の名称】 データ処理装置

(57) 【要約】

【目的】 本発明は、データ処理装置に保り、特に、任 意のビット単位で任意の方向に桁移動を行なう命令を備 えるデータ処理装置に関し、連続するデータを任意のビ ット数だけ桁移動する操作を高速に処理するデータ処理 装置を提供することを目的とする。

【構成】 第1のデータ格納手段1と、第2のデータ格 納手段3と、命令レジスタ5と、制御手段7と、演算手 段9とを有して構成する。制御予設7は、所定の命令解 読時に、命令語情報で指定されたピット数k及び方向に 従って、第1のデータ格納手段1の下位 k ピットを上位 群とし、第2のデータ格納手段3の全ビットを下位群と して、これらを連結したデータを指定方向にkビット桁 移動し、結果の上位 k ピットを第1のデータ格納手段1 の下位 k ピットに、結果の残りの下位ピットを第2のデ 一夕格納手段3に格納する。



【朝許請求の範囲】

【請求項1】 nビット (nは任意の正整数) 幅の第1 のデータ格納手段と、mビット (mは任意の正整数) 幅の第2のデータ格納手段と、命令語を保持する命令レジスタと、前記命令レジスタの命令を解説して実行制御する例即手段と、命令を実行する演算手段とを有し、

前記制御手段は、所定の命令解読時に、命令語情報で指定されたピット数 k (kは任意の正整数)及び方向に従って、前記第1のデータ格納手段の下位 k ピットを上位群とし、前記第2のデータ格納手段の全ピットを下位群10として、これら上位群及び下位群を連結したデータを前記方向に k ピット 布移動し、結果の上位 k ピットを前記第1のデータ格納手段の下位 k ピットに、結果の残りの下位ピットを前記第2のデータ格納手段に格納することを特徴とするデータ処理装置。

【請求項2】 前記データ処理装置は、ワンチップ上に 実現されることを特徴とする請求項1に記載のデータ処 理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、データ処理装置に関し、特に、マイクロプロセッサ等において、所定のデータサイズ、方向、及びデータサイズ以下の指定されたビット数により、データの桁移動を行なう命令を備えるデータ処理装置に関する。

[0002]

【従来の技術】近年、半導体集積回路の高集積化技術の 進歩に伴い、マイクロプロセッサ等の小型の命令処理装 置においても、その機能は登富になって来ている。例え ば、ザイログ社の280は、8ビットマイクロプロセッ 30 サでありながら受富な命令セットを有している。ここで は、280を例に採り、280の命令セットの1つであ る4ビット単位のBCD形析移動命令、RLD命令及び RRD命令について言及し、問題点を指摘する。

【0003】このRLD命令及びRRD命令は、それぞれ一度に4ビットずつ左右に移動する命令で、Aレジスタ及びHLペアレジスタで示されるメモリ内のアドレスの内容に作用し、BCD形データの操作に有効である。これらの命令の作用を図8(1)及び(2)に姿約している。即ち、8ビットのAレジスタの下位4ビットを上位群、HLペアレジスタの示すアドレスの8ビットデータの上位4ビット及び下位4ビットを下位群とし、この上位罪及び下位群を連結したものを、4ビット単位で左右にローテートするものである。この時、Aレジスタのデータ及びHLペアレジスタが示すアドレスのデータのデータサイズは8ビット固定であり、ローテートするビット数も4ビット単位と固定である。

【0004】例えば、メモリに8進数のデータがn番地からn+m番地まで格納されているとし、n番地からn+m番地までのデータを全体的に3ビットシフトするこ 50

とを280の命令で行なうとする。

【0005】上述のように、ローテート命令は4ピット 単位のため、先ずSLA(算術シフト)命令を実行して n 呑地の 8 ピットデータの最下位から"0"をシフト し、それによってAレジスタの7ピット目からシフトア ウトされたデータをキャリーフラグに格納する。次に、 RL(左ローテート)命令を実行して、キャリーフラグ をn+1番地の8ビットデータの最上位に連結したもの を左ローテートする。この結果、キャリーフラグにはn +1番地の8ピットデータの最上位ピットがシフトされ 格納される。次に、もう一度RL命令によりn+2番地 の最上位にキャリーフラグを連結したものを左ローテー トする。以上の手順をn+m番地まで繰り返し行なう と、n番地からn+m番地までのデータを全体的に1ビ ットシフトしたことになる。従って、3 ビットシフトさ せるためには、以上の動作を3回繰り返さなければなら ず、沢山の命令数及びサイクル数を必要とする。

[0006]

【発明が解決しようとする課題】以上のように、従来の データ処理装置では、連続するデータを任意のピット数だけ桁移動操作する場合、沢山の命令数及びサイクル数を必要とし、処理に時間がかかるという欠点があった。 【0007】本発明は、上記問題点を解決するもので、その目的は、所定のデータサイズ、方向、及びデータサイズ以下の指定されたピット数により、データの桁移動を行なう命令を用意して、連続するデータを任意のピット数だけ桁移動する操作を高速に処理するデータ処理装置を提供することである。

[8000]

【課題を解決するための手段】前配課題を解決するため に、本発明の特徴は、図1に示す如く、nヒット(nは 任意の正築数)幅の第1のデータ格納手段1と、mビッ ト (mは任意の正整数) 幅の第2のデータ格納手段3 と、命令語を保持する命令レジスタ5と、前記命令レジ スタ5の命令を解説して実行制御する制御手段7と、命 令を実行する演算手段9とを具備し、前記制御手段7 は、所定の命令解説時に、命令監情報で指定されたビッ ト数k(kは任意の正整数)及び方向に従って、前記第 1のデータ格納手段1の下位 k ビットを上位群とし、前 記第2のデータ格納手段3の金ピットを下位群として、 これら上位群及び下位群を連結したデータを前記方向に kピット桁移動し、結果の上位kピットを前記第1のデ 一夕格納手段1の下位kピットに、結果の残りの下位ビ ットを前記第2のデータ格納手段3に格納することであ る.

【0009】本発明の第2の特徴は、鈴求項1に記載の データ処理装置において、前記データ処理装置は、ワン チップ上に実現されることである。

[0010]

【作用】本発明のデータ処理装置では、命令レジスタ5

3

に所定の命令がセットされた時に、制御手段7は、命令 添情報で指定されたピット数k(kは任意の正整数)及 び方向に従って、前記第1のデータ格納手段1の下位 k ビットを上位群とし、前記第2のデータ格納手及3の全 ピットを下位群として、これら F.位群及び下位群を連結 したデータを前記方向にkビット桁移動し、結果の上位 k ピットを前記第1のデータ格納手段1の下位kビット に、結果の残りの下位ピットを前記第2のデータ格納手 段3に格納するようにしている。

【0011】これにより、命令部情報で指定されたビッ 10 様を図3を参照して説明する。 ト数k及び方向に従って、データの桁移動を行なう命令 を用意して、連続するデータ等を任意のピット数だけ桁 移動する操作を高速に処理することができる。

[0012]

【実施例】以下、本発明に係る実施例を図面に基づいて 説明する.

【0013】図2に本発明の一実施例に係るデータ処理 装置の構成図を示す。

【0014】本実施例のデータ処理装置は、16ビット のマイクロプロセッサ10 (以下MPUと略記する) と 20 0~15; j≠n) で指定されるものとする。 1ワードが16ピットのメモリ30から構成され、デー タパス27及びアドレスパス29を介して接続されてい る.

【0015】MPU10は、メモリ30とのインタフェ 一スを司り、データラッチDR、アドレスラッチAR、 及びテンポラリレジスタTR0,TR1を備えるパスイ ンタフェースユニット13 (以下BIUと略記する) と、4個の命令レジスタ1尺1~1尺4からなる命令レ ジスタ群5と、命令レジスタ群5からの命令を解説する 命令デコーダ6と、バンクボインタBP、各種スタック 30 9の演算処理の様子を説明する図である。 ポインタSP、及びレジスタ群R0~R15からなる汎 用レジスタ群11と、演算等で使用する定数を保持する 定数ROM15と、各種演算を実行する演算器9と、演 算器9の入力側に接続されて桁移動命令等で使用するシ フトレジスタSR1及びSR2とから構成され、各構成 要素はXパス21、Yパス23、及びZパス25を介し てデータのやり取りを行なう。また、図2において、太 線はパスまたはデータのやり取りを行なう信号線、細線 は制御信号等の信号線を示している。

【0016】本実施例のデータ処理装置では、各命令は 40 次のようにして実行される。

【0017】先ず、メモリ30からデータパス27を介 してBIUI3内のデータラッチDRに命令をフェッチ する。次にフェッチした命令を命令レジスタ5のキュー (queue)に取り込む。ここで、命令レジスタ群5は4 個の命令レジスタ I R 1 ~ 1 R 4 によるキューを構成し ているが、これはパスアクセスが無い時に命令を先取り してキューに取り込んでおくことにより、データ処理の 高速化を図るものである。次に、命令デコーダ6は命令

を解説してその情報を制御部7へ送る。制御部7はその 情報に基づき制御信号を各構成要素に送り、命令を実行 させる。尚、制御部7は、演算器9、BIU13、及び その他構成要素から信号を受け取り、更に各構成要案に 制御信号を返している。また、Xパス21、Yパス2 3、及び2パス25を介して、コンディション・コード (CC) 等を含むプログラム - ステイタス・ワード (P SW)の制御等を行っている。

【0018】次に、本実施例で実行する桁移動命令の仕

【0019】先ずRML (Rotate Multibit Left) 命令 は、命令語で指定される桁移動ピット幅をkピットとす ると、第1のデータ格納手段1として汎用レジスタRn (n=0~15) を、第2のデータ格納手段3として汎 用レジスタRm(m=0~15) またはメモリ30の特 定番地を、それぞれ使用して、汎用レジスタRnの下位 kピットと汎用レジスタRmまたはメモリ30の全ピッ トとを連結して、kピット左にローテートする。尚、メ モリ30の特定番地は、例えば汎用レジスタRj(j=

【0020】また、RMR (Rotate Multibit Right) 命令は、RML命令と同様で、指定されたkビット右に ローテートする。

【0021】このRML命令またはRMR命令が実行さ れる時の様子を、図4を使って説明する。 同図は、第1 のデータ格納手段1を汎用レジスタR0、第2のデータ 格納手段3をメモリの特定番地 (m番地) とした場合 に、RML命令(10ピットの桁移動)を実行する時の シフトレジスタSR1及びSR2の選移、並びに演算器

【0022】先ず、汎用レジスタR0のデータがXパス 21を経てシフトレジスタSR1に転送される(図4 (1) 参照)。同時にアドレスラッチARから出力され たアドレスの番地に対応するデータがデータバス27及 びYパス23を経てシフトレジスタSR2に転送される **(図4 (2) 参服)。 次に、シフトレジスタSR1のデ** 一夕を図4(3)に示すように10ピット右にシフト し、更にシフトレジスタSR1及びSR2を連結して1 0ピット左にシフトすると、シフトレジスタSR1及び SR2の内容は図4(4)及び(5)のようになる。こ のシフトレジスタSR1及びSR2のデータを、それぞ れBIU13内のテンポラリレジスタTR0及びTR1 に一時的に格納する。

【0023】次に、定数ROM15より、下位10ビッ トが"1"で残りの上位ピットが"0"の指定されたビ ット幅のデータと、汎用レジスタR0のデータを演算器 9に転送し、図4(6)に示すように、これらの論理種 (AND) を求める。更に図4 (7) に示すように、こ の論理積の結果とテンポラリレジスタTR1に一時的に レジスタ群6のキューから順に命令を取り込み、篏命令 50 格納したシフトレジスタSR2のデータの論理和(O

5

R) を取る。

【0024】この論理和の結果をメモリ30のm番地へ 格納し、またテンポラリレジスタTR0に一時的に格納 されているシフトレジスタSR1のデータを汎用レジス 夕R0に転送する。

【0025】以上の動作によりRML命令が実行される が、RMR命令の場合も同様に行なわれる。

【0026】次に本実施例のデータ処理装置を具体的に 使用する場合の適用例を説明する。

【0027】図5は第1の適用例を示すもので、第1の 10 データ格納手段1を汎用レジスタRn、第2のデータ格 納手段3をメモリ30とし、メモリ30のm番地のデー タの下位10ピットに汎用レジスタRnの下位10ピッ トのデータを押入し、m番地の上位10ビットのデータ をm+2番地の下位10ビットに移動させ、以降の番地 に順次ずらせていく処理を行なうものである。

【0028】先ず図5(1)において、汎用レジスタR n (下位10ビットにデータAが格納されている)とm 番地のデータをRML命令を使用して10ビットをにロ ピットのデータBが格納され、図5 (2) のようにな る。次に、汎用レジスタRnとm+2番地のデータとを RML命令を使用して10ピット左にローテートする。 この時、汎用レジスタRnにはm+2番地の上位10ビ ットのデータCが格納され、図5 (3) のようになる。 同様に、汎用レジスタRnとm+4番地のデータをRM し命令を使用して10ピット左にローテートし、図5 (4) に示すように、汎用レジスタRnにm+4番地の 上位10ピットのデータDが格納される。最後に、汎用 レジスタRnとm+6番地のデータをRML命令を使用 30 して10ビット左にローテートし、図5(5)に示す最 終状態となる。以上のように、連続する桁移動動作を同 じ命令を繰り返すだけで行なうことができる。

【0029】次に、図6に第2の適用例の動作説明図を 示す。本例は、第1のデータ格納手段1を汎用レジスタ Rn、第2のデータ格納手段3をメモリ30とし、第1 の適用例とは逆に、メモリ30のm+6番地のデータの 下位10ビットのデータを汎用レジスタRnの下位10 ピットに挿入し、m+6番地の下位10ビットのデータ をm+4番地の上位10ビットに移動させ、1つ前の番 40 地に順次ずらせていく処理を行なうものである。

【0030】RMR命令を使用して10ビット右にロー テートすること以外、第1の適用例と同様である。この ようにRMR命令は、下位番地から上位番地に向かって データを移動させていく場合に有効である。

【0031】次に、図7に第3の適用例の動作説明図を 示す。本例は、第1のデータ格納手段1を汎用レジスタ Rn、第2のデータ格納手段3を運続する汎用レジスタ RmからRm+3とし、汎用レジスタRmのデータの下

一夕を挿入し、汎用レジスタRmの上位10ピットのデ 一夕で汎用レジスタRm+1の下位10ビットに移動さ せ、以降の汎用レジスタに順次ずらせていく処理を行な うものである。

【0032】 図7(1) において、汎用レジスタRnの 下位10ピットのデータAと汎用レジスタRmのデータ をRML命令を使用して10ビット左にローテートする と、図7(2)に示すように、汎用レジスタRnには、 汎用レジスタ Rmの上位10ビットのデータBが格納さ れる。次に、汎用レジスタRnのデータBと汎用レジス タRm+1のデータとをRML命令を使用して10ピッ ト左にローテートする。この時、汎用レジスタRnには 汎用レジスタRm+1の上位10ビットのデータCが格 納され、図7(3)のようになる。同様に、汎用レジス タRnのデータCと汎用レジスタRm+2のデータをR ML命令を使用して10ピット左にローテートし、図1 (4) に示すように、汎用レジスタRnに汎用レジスタ Rm+2の上位10ビットのデータDが格納される。最 後に、汎用レジスタRnと汎用レジスタRm+3のデー ーテートする。汎用レジスタRnにはm番地の上位10 20 夕をRML命令を使用して10ピット左にローテート し、図7(5)に示す最終状態となる。

> 【0033】また、第2の適用例と同様にRMR命令を 使用して、連続する汎用レジスタの桁移動動作を行なう こともできる。

【0034】以上説明したように、本実施例のデータ処 理茲置では、第1及び第2のデータ格納手段1及び3の の間の桁移動操作において、右ローテートの場合には第 2のデータ格納手段3の指定された桁移動数分の下位ビ ットのデータが、左ローテートの場合には第2のデータ 格納乎段3の指定された桁移動数分の上位ピットのデー タが、それぞれ第1のデータ格納手段1の下位に格納さ れ、これを次のローテート命令におけるシフトデータと して使用できるため、連続するメモリ或いは汎用レジス 夕のデータの桁移動動作を、同じ命令を繰り返すだけで 行なうことができる。例えば、ワードプロセッサ等の文 き処理において、字句の挿入操作等を行なう場合、アセ ンブラ命令レベルでは上述した適用例のような操作を行 なうこととなるが、従来沢山の命令数及びサイクル数を 必要としていたものを、少ない命令数で高速に処理する ことが可能となる。

【0035】尚、データサイズは任意に設定することが 可能であり、また桁移動のビット数はデータサイズ以下 のビット数であれば任意に指定できる。

[0036]

【発明の効果】以上のように本発明によれば、命令語情 報で指定されたビット数k及び方向に従って、第1のデ ータ格納手段の下位 k ピットを上位群とし、第2のデー 夕格納手段のデータを下位群として、これらを連結した データを指定方向にkビット折移勁し、結果の上位kビ 位10ピットに汎用レジスタRnの下位10ピットのデ50 ットを第1のデータ格納手段の下位kビットに、残りの

下位ピットを第2のデータ格納手段に格納する命令を命 令セットに用意したので、任意のピット単位で任意の方 向に桁移動することができ、連続するデータを任意のビ ット数だけ桁移動する操作等を高速に処理しうるデータ 処理装置を提供することができる。

【図面の簡単な説明】


- 【図1】本発明の発明原理図である。
- 【図2】本発明の一実施例に係るデータ処理装置の構成 図である。
- 【図3】本発明の実施例における桁移動命令の仕様説明 10 21 Xバス 図である。
- 【図4】本発明の実施例におけるRML命令またはRM R命令の実行過程を説明する図である。
- 【図5】 本発明の実施例の第1の適用例を説明する動作 説明凶である。
- 【図6】本発明の実施例の第2の適用例を説明する動作 説明図である。
- 【図7】本発明の実施例の第3の適用例を説明する動作 説明図である。
- 【図8】 従来のマイクロプロセッサ (Z80) における 20 BP パンクポインタ 桁移動命令の仕様説明図である。

【符号の説明】

1 第1のデータ格納手段

- 3 第2のデータ格納手段
- 5 命令レジスタ(命令レジスタ群)
- 6 命令デコーダ
- 7 制御手段(制御部)
- 9 演算手段(演算器)
- 10 マイクロプロセッサ (MPU)
- 11 汎用レジスタ群
- 13 パスインタフェースユニット (BIU)
- 15 定数ROM
- 23 Y/X
- 25 2パス
- 27 データバス
- 29 アドレスパス
- 30 メモリ
- DR データラッチ
- AR アドレスラッチ
- TRO, TRI テンポラリレジスタ
- IR1~IR4 命令レジスタ
- SP 各種スタックポインタ
- R0~R15 汎用レジスタ
- SR1, SR2 シフトレジスタ


[図1]



[図2] 30 メモリ 10 -29 MPU 13 DR AR TRO, TRI BIU . 5 DRI DRY DRY DRA 6 定数ROM 命令デコーダ 171117 23 シフトレンプスク SR2 -9 制御部 演算器 & A. 7777 **~23** パンタ 1428 BP ኔ" インタBP W 73 25-R0~R15


[図3]

(a) RML(Rotate Multibit Left)




第1のデータ格納手段 第2のデータ格納手段


(b) RMR(Rotate Multibit Right)




第1のデータ格納手段 第2のデータ格納手段

(図8)







[图7]

